ID บทความ: 000076147 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 31/12/2014

พอร์ตหลักของการบํารุงรักษาคอร์ IP RapidIO II ไม่ได้ถอดรหัสสัญญาณคําขอเขียนหลังจากถอดสัญญาณ waitrequest แล้ว

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    พอร์ตหลักของการบํารุงรักษาของ RapidIO II IP Core มีความเหมาะสม เพื่อใช้โปรโตคอลหลักอินเทอร์เฟซ Avalon-MM อย่างไรก็ตาม แกน IP ไม่ได้ใช้โปรโตคอลนี้อย่างถูกต้อง โดย เฉพาะ อย่างยิ่ง และusr_mnt_readusr_mnt_writeเอาต์พุต สัญญาณไม่ปฏิบัติตามข้อมูลจําเพาะหากอินusr_mnt_waitrequestพุต ได้ระบุสัญญาณไว้แล้วในขณะที่แกน IP จะถูกระบุในขั้นต้น usr_mnt_readหรือusr_mnt_writeเอาต์พุต สัญญาณ ในกรณีนี้ คอร์ IP จะไม่ถอดรหัสสัญญาณนี้ แม้หลังจากสัญญาณอินพุตusr_mnt_waitrequestเป็น ถูกแยกประเภท

    ตามข้อมูลจําเพาะโปรโตคอล Avalon-MM มาสเตอร์ ต้องถือสัญญาณคําขอ (usr_mnt_read หรือ usr_mnt_write) ระบุไว้จนกว่าหลังจากทาสล้าง usr_mnt_waitrequest สัญญาณแล้ว แล้วยกเลิกการเลือกคําขอหลังจากที่มีการสื่อสารคําขออ่านแล้ว หรือธุรกรรมการเขียนเสร็จสมบูรณ์ แต่ในปัจจุบัน การปรับใช้คอร์ IP คอร์ IP จะรักษาคําขอที่ร้องขอไว้ แม้หลังจากเสร็จสิ้นคําขอแล้ว ในกรณีนี้แกน IP ไม่เคยถอดรหัสสัญญาณคําขอ (usr_mnt_read หรือ usr_mnt_write) ผลที่ได้คือ Avalon-MM Slave จะถือว่า แกน IP กําลังทําคําขอใหม่เพิ่มเติม

    สําหรับข้อมูลเพิ่มเติมเกี่ยวกับข้อมูลจําเพาะ Avalon-MM โปรดดู เพื่อAvalon ข้อมูลจําเพาะอินเทอร์เฟซ

    ความละเอียด

    ปัญหานี้ไม่มีวิธีแก้ไขปัญหา

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 14.1 ของคอร์ RapidIO II IP

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้