คำอธิบาย
เนื่องจากข้อบกพร่องในซิลิคอน StratixV® ES, Gen2 PCIe® Hard IP ไม่สามารถเชื่อมโยงในช่องเสียบ Gen3 ปัญหานี้ได้รับผลกระทบใน Quartus® 11.1sp1 และเวอร์ชันที่ใหม่กว่า
ความละเอียด
การแก้ไขปัญหามีอยู่สองวิธี
1. ปรับเปลี่ยน BIOS ของ RP ให้สามารถความเร็วสูงสุด Gen2 ซึ่งหมายความว่าช่องเสียบสามารถรองรับได้เฉพาะ Gen1 หรือ Gen2 เท่านั้น เมื่อใช้การตั้งค่านี้ ลิงก์จะฝึกฝนได้ถึง Gen2 ด้วยการกําหนดค่า Gen2 HIP
2. หากไม่มีตัวเลือก BIOS สําหรับ RP ให้สร้างคอร์ใหม่เพื่อรองรับเจนเนอเรชั่น 1 สูงสุด ด้วยการกําหนดค่านี้ ลิงก์จะมีความเร็วเพิ่มขึ้นถึง Gen1
ปัญหานี้ได้รับการแก้ไขแล้วในซิลิคอนการผลิต StratixV® ทั้งหมด