ID บทความ: 000076121 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 16/12/2014

ทําไมการจําลองการทดสอบ PCIe Gen3 ไม่เข้าสู่ขั้นตอนที่ 2 หรือ 3 ของกระบวนการปรับสมดุลย์

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

Altera® testbench bus functional model (BFM) สําหรับ Hard IP สําหรับ PCI Express® ไม่รองรับการจําลองขั้นตอนที่ 2 หรือการปรับให้เท่ากันในขั้นตอนที่ 3

ความละเอียด

ใช้ BFM ของบริษัทอื่นเพื่อจําลองขั้นตอนการปรับให้เท่าเทียมกันเหล่านี้ ซึ่ง Hard IP จะรองรับ

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้