ID บทความ: 000076097 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 08/02/2013

ไม่รองรับหมายเหตุย้อนกลับของห่วงโซ่ความล่าช้าในการออกแบบStratix V

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    หากการออกแบบของคุณมุ่งเป้าไปที่อุปกรณ์ Stratix V หมายเหตุย้อนกลับ การตั้งค่าห่วงโซ่การหน่วงเวลาหลังการคอมไพล์อาจล้มเหลวเมื่อคุณเปิดใช้งาน ตัวเลือกห่วงโซ่หน่วงในหมายเหตุย้อนกลับ กล่องโต้ตอบการมอบหมาย

    ซอฟต์แวร์ Quartus II ไม่รองรับคําอธิบายประกอบย้อนกลับ ห่วงโซ่ล่าช้าในการออกแบบที่มุ่งเป้าStratixอุปกรณ์ V

    ความละเอียด

    ไม่มีวิธีแก้ไขปัญหา

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® V FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้