ID บทความ: 000076094 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 12/09/2012

ฉันจะมั่นใจได้อย่างไรว่าพฤติกรรมที่สอดคล้องกันระหว่าง Avalon-MM และ Avalon-ST PCIE HIP ในตระกูลอุปกรณ์ Arria V หรือ Cyclone V

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    สําหรับตระกูลอุปกรณ์ Arria® V และ Cyclone® V เพื่อให้แน่ใจว่ามีพฤติกรรมที่สอดคล้องกันระหว่าง Avalon®-MM และ Avalon-ST PCI Express® Hard IP จะต้องเปลี่ยน 2 พารามิเตอร์จากอุปกรณ์ห่อหุ้ม Avalon-MM เพื่อให้ตรงกับค่าเริ่มต้นในห่อหุ้ม Avalon-ST

    ความละเอียด

    ในไฟล์altpcie_sv_hip_avmm_hwtcl.vค้นหาคํานิยามพารามิเตอร์ต่อไปนี้ใกล้กับด้านบนของไฟล์ (ประมาณบรรทัดที่ 148) และทําการเปลี่ยนแปลงที่ระบุ:

       พารามิเตอร์ rx_cdc_almost_full_hwtcl = 6
       พารามิเตอร์ tx_cdc_almost_full_hwtcl = 6

    เปลี่ยนเป็น:

       พารามิเตอร์ rx_cdc_almost_full_hwtcl = 12,
       พารามิเตอร์ tx_cdc_almost_full_hwtcl = 12

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้