ทําไมฉันจึงเห็นคําเตือนของ Fitter หรือ Timing Analyzer เกี่ยวกับนาฬิกาที่ขาดหายหรือถูกละเลยเมื่อใช้ IP อินเทอร์เฟซหน่วยความจําภายนอกที่ใช้ UniPHY ในโครงการ Platform Designer (เดิมชื่อ Qsys)

ในไฟล์ .qip ของโครงการ Platform Designer (เดิมชื่อ Qip) ไฟล์ SDC อินเทอร์เฟซหน่วยความจําภายนอก UniPHY อาจไม่อยู่ในลําดับที่ถูกต้อง และอาจเป็นสาเหตุที่ทําให้คําเตือนนาฬิกาสูญหายหรือละเว้นไป หรือคําเตือนที่สําคัญ ซึ่งมักจะพบได้เมื่อมีการใช้งาน IP UniPHY กับลูปแบบเฟสถูกล็อก (PLL) และ Delay Locked Loop (DLL) ร่วมกันระหว่างอินเทอร์เฟซสองอินเทอร์เฟซ

วิธีแก้ไขปัญหาที่เป็นไปได้สองวิธีได้แก่:

1. แสดงความคิดเห็น เกี่ยวกับไฟล์ sdc ในไฟล์ Qsys.qip และ เพิ่ม ลงในคําสั่งซื้อที่จําเป็นในการตั้งค่าโครงการ Quartus ->ไฟล์ Timing Analyzer -> SDC ที่จะรวมไว้ในโครงการ
2. แก้ไข ไฟล์ Qsys .qip เพื่อใส่ไฟล์ sdc ตามลําดับที่กําหนด

สําหรับอินสแตนซ์ UNiPHY IP แต่ละตัว ให้วางไฟล์ _p0.sdc ไว้หน้าไฟล์ sdc อื่น ๆ สําหรับ IP UniPHY นั้น

สําหรับโฟลว์การกําหนดเวลาการแชร์สัญญาณนาฬิกาให้ทํางานได้อย่างถูกต้อง ลําดับไฟล์ .qip (และด้วยเหตุนี้ไฟล์ SDC เวลา) จึงต้องอยู่ในรายการไฟล์ SDC หลักก่อนไฟล์ SDC ของ Slave ที่เกี่ยวข้อง

สําหรับข้อมูลเพิ่มเติม โปรดดูที่ส่วน DLL และ PLL Sharing Interface" ในบทคําอธิบายฟังก์ชัน – UniPHY ในเล่มที่ 3 ของคู่มืออินเทอร์เฟซหน่วยความจําภายนอก

ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.0