ฟังก์ชัน Altera® SerialLite III IP MegaCore® (SLIII) ช่วยให้คุณฉีดข้อผิดพลาด CRC ซึ่งอาจมีประโยชน์เมื่อตรวจสอบการทํางานของเลเยอร์ PHY ระหว่างขั้นตอนการดีบักหรือการนําบอร์ด หากต้องการเปิดใช้งานการใส่ข้อผิดพลาด CRC ให้กําหนดค่าตัวส่งสัญญาณ PHY ใหม่โดยใช้คอนโทรลเลอร์การกําหนดค่าใหม่ เมื่อเปิดใช้งาน แอปพลิเคชันของคุณสามารถบังคับให้เกิดข้อผิดพลาด CRC โดยระบุสัญญาณควบคุมการใส่ข้อผิดพลาดบนอินสแตนซ์ SerialLite III
1. เพิ่ม JTAG-to-Avalon® Master Bridge ไปยังระบบ Qsys ของคุณ ซึ่งจําเป็นจะต้องไดรฟ์คอนโทรลเลอร์การกําหนดค่าใหม่เพื่อเปิดใช้งานข้อผิดพลาด CRC ในช่องสัญญาณตัวรับส่งสัญญาณที่เกี่ยวข้อง
2. คอมไพล์การออกแบบ
3. ขอรับหมายเลขช่องสัญญาณลอจิกสําหรับช่องสัญญาณตัวรับส่งสัญญาณ SLIII จากรายงาน Quartus® II fitter สามารถดูการกําหนดแชนแนลทางลอจิกได้โดยการคลิก \'Resource Section ->รายงาน GXB ->รายงานการกําหนดค่าตัวรับส่งสัญญาณใหม่\'
4. แก้ไขไฟล์ tcl ที่แนบมา SOURCE_RECONFIG_BASE ค่าเพื่อให้ตรงกับที่อยู่พื้นฐานสําหรับคอนโทรลเลอร์การกําหนดค่าใหม่ในระบบ Qsys ของคุณ
5. เปิดคอนโซลระบบจากเมนู เครื่องมือ Quartus ใช้คําสั่งต้นทางเพื่อเปิดไฟล์ Tcl ที่แนบมาใน System Console เพื่อเปิดใช้งานการใส่ข้อผิดพลาด CRC ตามที่แสดงด้านล่าง:
a. แหล่งข้อมูล crc_err_enable.tcl
ข. ใช้คําสั่งตัวอย่าง (ดูไฟล์ Tcl เพื่อดูรายละเอียด)
- crc_err_enable 0 1 (เปิดใช้งานการใส่ข้อผิดพลาดของช่องสัญญาณลอจิคัล 0 CRC)
- crc_err_enable {0 1 2} 1 (เปิดใช้งานการใส่ข้อผิดพลาดของช่องสัญญาณลอจิคัล 0,1,2 CRC)
- crc_err_enable {0 1 2} 0 (ปิดใช้งานการใส่ข้อผิดพลาดของแชนแนล 0,1,2 CRC)
6. แหล่งที่มาของ Assert SerialLite III crc_error_injectอินพุตไปยัง 1 (หรือคุณสามารถผูก crc_error_inject ถึง 1 และใช้คําสั่ง Tcl เพื่อเปิดใช้งาน/ปิดใช้งานการใส่ข้อผิดพลาด)
7. ตรวจสอบสถานะข้อผิดพลาด CRC ข้อผิดพลาด[N-1:0] (error_rx[N-1:0] สําหรับสัญญาณดูเพล็กซ์คอร์) ที่ตัวรับสัญญาณ SerialLite III IP (N = จํานวนเลน)