ทําไมฉันจึงใช้ตัวรับส่งสัญญาณที่กู้คืนนาฬิกาเพื่อป้อนสัญญาณนาฬิกาอ้างอ

คำอธิบาย

ซอฟต์แวร์ Quartus® II จะป้องกันไม่ให้คุณเชื่อมต่อนาฬิกาที่กู้คืนจากตัวรับสัญญาณไปยังอินพุตสัญญาณนาฬิกาอ้างอิงของ PLL ตัวส่งสัญญาณ

นาฬิกาที่กู้คืนจะถูกแยกออกจากนาฬิกาที่ฝังอยู่ในกระแสข้อมูลที่ได้รับ เนื่องจากกระแสข้อมูลได้แพร่กระจายไปทั่วทั้งช่องสัญญาณ สัญญาณนาฬิกาที่กู้คืนจะมีลักษณะของค่า Jitter ที่ไม่ได้กําหนดไว้ ซึ่งหากป้อนเข้าสัญญาณนาฬิกาอ้างอิงของ PLL ของตัวส่งสัญญาณ อาจทําให้เกิดค่า jitter การส่งสัญญาณเกินข้อมูลจําเพาะของโปรโตคอล

วิธีการที่แนะนําในการปรับใช้สถาปัตยกรรมซิงโครนัสของนาฬิกาที่กู้คืนคือการกําหนดเส้นทางนาฬิกาที่กู้คืนนอกFPGA และเพื่อส่งสัญญาณนาฬิกาผ่านตัวล้างสัญญาณนาฬิกาก่อนกําหนดเส้นทางกลับไปยังFPGAผ่านพินนาฬิกาอ้างอิงตัวรับส่งสัญญาณเฉพาะ

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 10 ผลิตภัณฑ์

Stratix® II GX FPGA

Stratix® IV GX FPGA

Stratix® IV GT FPGA

Arria® II GX FPGA

Arria® II GZ FPGA

Stratix® V GX FPGA

Stratix® V GT FPGA

Stratix® V GS FPGA

Arria® V GX FPGA

Arria® V GT FPGA

เลือกภาษาของคุณ

ใช้งานการค้นหาของ Intel.com

ลิงค์ด่วน

การค้นหาล่าสุด

ค้นหาขั้นสูง

ค้นหาเฉพาะใน

สิ่งแวดล้อม

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

คำประกาศสิทธิ์