คำอธิบาย
ซอฟต์แวร์ Quartus® II รองรับเฉพาะคําสั่งรอ VHDL เพียงคําเดียวในกระบวนการ ไม่สามารถสังเคราะห์โครงสร้างการรอ VHDL อื่นๆ เช่น การรอคําสั่ง หรือกระบวนการที่มีคําสั่งรอมากกว่าหนึ่งรายการ
ตัวอย่างเช่น Quartus II Integrated Synthesis รองรับการรอต่อไปนี้จนกว่าจะมีข้อความอธิบาย:
architecture dff_arch of ls_dff is
begin
output: process begin
wait until (CLK'event and CLK='1');
Q <= D;
Qbar <= not D;
end process output;
end dff_arch;
ซอฟต์แวร์ไม่รองรับข้อความรอประเภทต่อไปนี้ และสร้างข้อผิดพลาดในระหว่างการสังเคราะห์:
process --Unsupported process declaration
begin
CLK <= ‘0’;
wait for 20 ns;
CLK <= ‘1’;
wait for 12 ns;
end process;
output: process begin --Unsupported process declaration
wait until (CLK'event and CLK='1');
Q <= D;
Qbar <= not D;
wait until (CLK'event and CLK='0');
Q <= 0;
Qbar <= 1;
end process output;