ID บทความ: 000075990 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 27/08/2013

มีปัญหาที่ทราบเกี่ยวกับการบ้าน LVPECL I/O ในซอฟต์แวร์ Quartus II เมื่อกําหนดเป้าหมายอุปกรณ์ Stratix V หรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ใช่ มีปัญหากับการกําหนด LVPECL I/O ในซอฟต์แวร์ Quartus® II เมื่อมุ่งเป้าไปที่อุปกรณ์ Stratix® V

    ซอฟต์แวร์ Quartus II จะไม่ใช้ด้าน "n" ของคู่ LVPECL ในเวอร์ชั่น 11.0, 11.0SP1 และ 11.1

    ความละเอียด

    คุณสามารถใช้มาตรฐาน LVDS I/O แทนมาตรฐาน LVPECL I/O เนื่องจากบัฟเฟอร์อินพุต LVDS ถูกใช้ในการรองรับการอินพุต LVPECL แต่ไม่รองรับการยกเลิกภายในสําหรับมาตรฐาน LVPECL

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชั่น 11.1SP1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Stratix® V GS FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V E FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้