ID บทความ: 000075985 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

มีปัญหากับคุณสมบัติ Error Correcting Code (ECC) ในคอนโทรลเลอร์ที่ใช้ DDR3 SDRAM และ DDR2 SDRAM UniPHY ในเวอร์ชั่น 11.0 หรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ใช่ มีปัญหากับ Error Correcting Code (ECC) ที่มีคุณสมบัติการแก้ไขข้อผิดพลาดอัตโนมัติในคอนโทรลเลอร์ที่ใช้ DDR3 SDRAM และ DDR2 SDRAM UniPHY ในเวอร์ชั่น 11.0 หากคุณมีข้อผิดพลาดบิตเดียวในข้อมูลที่กําลังเขียนไปยังหน่วยความจํา คอนโทรลเลอร์หน่วยความจําจะเขียนข้อมูลโดยมีข้อผิดพลาดบิตเดียวในหน่วยความจํา อ่านกลับด้วยข้อผิดพลาดบิตเดียว แก้ไขที่โลคัลเพื่อให้ข้อมูลอ่านโดยตรรกะผู้ใช้อย่างถูกต้อง แม้ว่าจะแก้ไขข้อมูลที่ลอจิกผู้ใช้หรือด้านโลคัลแต่ไม่ได้เขียนข้อมูลที่แก้ไขกลับไปยังอุปกรณ์หน่วยความจําอย่างที่เขียนไว้

ปัญหานี้เกิดขึ้นเนื่องจากพารามิเตอร์ "CTL_ECC_RMW_ENABLED" ไม่ได้ถูกส่งผ่านไปยังอินสแตนซ์คอนโทรลเลอร์ ดังนั้นคอนโทรลเลอร์จึงไม่สามารถดําเนินการเขียนที่มีการปรับเปลี่ยนการอ่านได้เนื่องจากไม่ได้เปิดใช้งานคุณสมบัติการแก้ไขอัตโนมัติ

วิธีแก้ไขปัญหาคือ -

- เปิด.v

- เพิ่มบรรทัดต่อไปนี้ในการทันที "alt_mem_if_ddr3_controller_top":

- ". CTL_ECC_RMW_ENABLED (1),

การดําเนินการนี้จะเป็นเหตุให้เปิดใช้งานคุณสมบัติการแก้ไขอัตโนมัติ

ปัญหาจะได้รับการแก้ไขในเวอร์ชันในอนาคตของซอฟต์แวร์ Quartus® II และ IP

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 8 ผลิตภัณฑ์

Stratix® III FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® IV E FPGA
Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้