ID บทความ: 000075966 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 30/06/2014

ฉันควรรอระหว่างการกําหนดค่าใหม่แบบไดนามิกของตัวรับส่งสัญญาณถัดไปAvalonกระบวนการแมปหน่วยความจําบนอุปกรณ์ตัวรับส่งสัญญาณ Stratix V และ Arria V นานเท่าใด

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย เมื่อคุณเริ่มกระบวนการกําหนดค่าใหม่แบบไดนามิกของตัวรับส่งสัญญาณบนอุปกรณ์ตัวรับส่งสัญญาณ Stratix® V และ Arria® V สัญญาณ "ไม่ว่าง" ของคอนโทรลเลอร์การกําหนดค่าใหม่จะระบุให้สูงภายใน 3 "mgmt_clk_clk" รอบ คุณควรรอจนกว่าสัญญาณ "ไม่ว่าง" ของคอนโทรลเลอร์การกําหนดค่าใหม่จะต่ําลงอีกครั้งก่อนที่จะเริ่มกระบวนการถัดไป

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 7 ผลิตภัณฑ์

Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้