ตามการออกแบบ PCIe® คอร์จะตั้งค่าTxsWaitRequest_oสูงที่ทํางานอยู่เป็นระดับสูงหลังจากที่ไม่ได้รีเซ็ต อย่างไรก็ตาม ตรรกะของแอปพลิเคชันควรตรวจสอบTxsWaitRequest_oเมื่อมั่นใจTxsRead_iหรือTxsWrite_iเท่านั้น
เหตุผลที่TXsWaitRequest_0ถูกระบุตามค่าเริ่มต้นเนื่องจากคอร์อาจต้องการรอบเพิ่มเติมเพื่อถอดรหัสคําสั่ง TX ที่ส่งโดยเลเยอร์แอปพลิเคชัน กระบวนการนี้จะเริ่มขึ้นเมื่อTxsRead_iหรือTxsWrite_iใช้งานอยู่
1. มีสองเหตุผลว่าทําไมคอร์จึงต้องการความหน่วงเพิ่มเติม:
a. เมื่อต้องการทําการแปลที่อยู่สําหรับAvalon®-MM ไปยัง PCI Express® ร้อง ขอ
B การตัดทรานแซคชันการเขียนไปยังหลายคําขอตามที่กําหนดโดย PCI Express Spec
2. หากมีการใช้งานคําขอ TX คอร์จะชัดเจนTxsWaitRequest_oเมื่อพร้อมประมวลผลข้อมูลการเขียนถัดไปหรือคําสั่งใหม่
3. คอร์อาจยกเลิกการTxsWaitRequest_oในรอบเดียวกันของคําขอหากคอร์พร้อม