ID บทความ: 000075931 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมฉันถึงเห็นการละเมิด Pulsewidth ขั้นต่ําในการทํางานที่ ALTTEMP_SENSE

สิ่งแวดล้อม

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจเห็นข้อผิดพลาดนี้ในซอฟต์แวร์ Quartus® II หากคุณใช้ PLL เพื่อได้รับความถี่สัญญาณนาฬิกาอินพุตไปยังฟังก์ชันเมก้า ALTTEMP_SENSE

    ความถี่อินพุตที่ใช้กับเซ็นเซอร์อุณหภูมิภายในต้องน้อยกว่าหรือเท่ากับ 1.0MHz มีตัวแบ่งสัญญาณนาฬิกาในฟังก์ชัน ALTTEMP_SENSE เมก้า เพื่อลดสัญญาณนาฬิกาอินพุตของคุณให้ตรงตามข้อกําหนดนี้ สําหรับรายละเอียดเพิ่มเติม โปรดดู คู่มือผู้ใช้ที่ใช้งานเซ็นเซอร์อุณหภูมิ (ALTTEMP_SENSE) เมกะฟังก์ชัน (PDF)

    ลักษณะการปัดเศษของพารามิเตอร์การคูณและหาร PLL อาจส่งผลให้สัญญาณนาฬิกาเอาต์พุตที่แท้จริงไม่แน่นอน หากไม่ได้ใช้ตัวแบ่งนาฬิกา ความถี่นาฬิกาที่เกิดขึ้นอาจสูงกว่า 1.0MHz ที่กําหนด หากใช้ตัวแบ่งนาฬิกา ความถี่นาฬิกาที่เกิดขึ้นอาจสูงกว่า 40.0MHz หรือ 80.0MHz ขึ้นอยู่กับการตั้งค่าที่ใช้สําหรับตัวแบ่งนาฬิกา

    ความละเอียด

    เพื่อหลีกเลี่ยงคําเตือนนี้ ให้แก้ไขพารามิเตอร์ PLL เพื่อให้ความถี่ของสัญญาณนาฬิกาขาออกกลมมีค่าน้อยกว่าหรือเท่ากับ 1.0MHz หากไม่ได้ใช้ตัวแบ่งสัญญาณนาฬิกา หากใช้ตัวแบ่งสัญญาณนาฬิกา ให้แก้ไขพารามิเตอร์ PLL เพื่อทําให้ความถี่ของสัญญาณนาฬิกาขาออกกลมมีค่าน้อยกว่าหรือเท่ากับ 40.0MHz หรือ 80.0MHz ขึ้นอยู่กับการตั้งค่าที่ใช้สําหรับตัวแบ่งสัญญาณนาฬิกา

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 11 ผลิตภัณฑ์

    Arria® V ST SoC FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Stratix® V GT FPGA
    Arria® V SX SoC FPGA
    Stratix® V GS FPGA
    Stratix® V E FPGA
    Stratix® V GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA
    Stratix® IV GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้