เนื่องจากปัญหาในไฟล์ Synopsys Design Constraint (.sdc) ที่สร้างขึ้นโดยอัตโนมัติสําหรับ IP อีเธอร์เน็ตความเร็วสามเท่า คุณอาจเห็นคําเตือน "ตัวกรองที่ละเว้น" เช่น ตัวอย่างด้านล่างระหว่างการวิเคราะห์เวลาเมื่อลําดับชั้นการออกแบบของคุณมีตัวอักษรย้อนกลับ:
ละเว้นตัวกรองที่ altera_eth_tse_pcs_pma_lvds.sdc(158): ไม่สามารถจับคู่ "" กับการลงทะเบียนได้
การออกแบบของคุณอาจประสบกับการละเมิดเวลาอันเป็นผลมาจากข้อจํากัดที่เพิกเฉยเหล่านี้
ปัญหานี้เกิดขึ้นสําหรับ IP อีเธอร์เน็ตความเร็วสามตัวที่กําหนดเป้าหมายArria® V, Arria 10 , Cyclone® V และ Stratix®ตระกูลอุปกรณ์ V ที่สร้างขึ้นในซอฟต์แวร์ Quartus® Prime เวอร์ชั่น 16.0.2 และก่อนหน้า
ในการแก้ไขปัญหานี้ ให้ค้นหาสตริงต่อไปนี้ภายในไฟล์ SDC ที่สร้างขึ้นโดยอัตโนมัติ:
ตั้งค่าinst_list [query_collection -list -all $inst ]
foreach each_inst $inst_list{
และเปลี่ยนทั้งสองบรรทัดด้วยข้อมูลต่อไปนี้:
foreach_in_collection each_inst_tmp $inst {
ตั้งค่าeach_inst_name [get_node_info -name $each_inst_tmp ]
regsub {\\} $each_inst_tmp {*} each_inst
โปรดทราบว่าไฟล์ SDC เหล่านี้จะถูกเขียนทับทุกครั้งที่ IP ถูกสร้างขึ้นใหม่เพื่อให้ทําสําเนาและตรวจสอบให้แน่ใจว่ามีการใช้การแก้ไขกับไฟล์ SDC ล่าสุด
ปัญหานี้มีกําหนดเวลาให้แก้ไขได้ในซอฟต์แวร์ Quartus Prime รุ่นใหม่ในอนาคต