มีวิธีควบคุมความหน่วงแฝงระหว่าง afi_rdata_en และ afi_rdata

คำอธิบาย

ในคอนโทรลเลอร์ afi_rdata_enหน่วยความจําที่ใช้ UniPHY จะมีการอ้างอิงพร้อมกับafi_cs_nดําเนินการคําขออ่าน คําขออ่านนี้มีความล่าช้าภายในใน PHY และใช้เพื่อบันทึกข้อมูลการอ่านจากอุปกรณ์หน่วยความจํา PHY จะรับรองเมื่อไดรฟ์ข้อมูลการอ่านที่ถูกต้องบนafi_rdataบัสafi_rdata_valid ไม่สามารถควบคุมความหน่วงแฝงระหว่าง afi_rdata_en และ afi_rdata_valid ไม่สามารถควบคุมได้ เนื่องจากถูกตั้งค่าระหว่างลําดับการสอบเทียบใน PHY

ความละเอียด

นี่เป็นพฤติกรรมที่คาดหวัง ไม่มีแผนที่จะควบคุมความหน่วงแฝงระหว่าง afi_rdata_en และ afi_rdata_valid ในตัวควบคุมหน่วยความจําที่ใช้ UniPHY

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 20 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA

Cyclone® V GT FPGA

Stratix® V GX FPGA

Cyclone® V GX FPGA

Stratix® V GS FPGA

Arria® V GZ FPGA

Arria® V SX SoC FPGA

Cyclone® V ST SoC FPGA

Arria® V ST SoC FPGA

Arria® V GX FPGA

Stratix® V GT FPGA

Stratix® IV GX FPGA

Stratix® III FPGA

Arria® II GZ FPGA

Stratix® IV GT FPGA

Stratix® V E FPGA

Stratix® IV E FPGA

Cyclone® V SE SoC FPGA

Cyclone® V E FPGA

Arria® V GT FPGA

เลือกภาษาของคุณ

ใช้งานการค้นหาของ Intel.com

ลิงค์ด่วน

การค้นหาล่าสุด

ค้นหาขั้นสูง

ค้นหาเฉพาะใน

มีวิธีควบคุมความหน่วงแฝงระหว่าง afi_rdata_en และ afi_rdata_valid ในตัวควบคุมหน่วยความจําที่ใช้ UniPHY หรือไม่

สิ่งแวดล้อม

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

คำประกาศสิทธิ์