คำอธิบาย
ซอฟต์แวร์ Quartus® II เวอร์ชั่น 10.0 และใหม่กว่าอาจสร้างข้อผิดพลาดนี้หากคุณมีที่ว่างในชื่อพาธโครงการของคุณ เมื่อเป็นกรณีนี้ ไฟล์รูปแบบอื่นๆ เช่น Verilog HDL (.v) หรือ VHDL (.vhd) ถูกสร้างขึ้นในโฟลเดอร์โครงการของคุณ แต่จะไม่มีการสร้างไฟล์ Block Symbol (.bsf)
หากต้องการแก้ไขปัญหานี้ ตรวจสอบให้แน่ใจว่าชื่อโครงการและพาธโครงการไม่มีที่ว่าง