เนื่องจากข้อจํากัดของซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.1 คุณไม่สามารถเปลี่ยนนาฬิกาของผู้ใช้ HPS-to-FPGA หรือนาฬิกา HPS อื่นๆ ใน Qsys ได้
เมื่อคุณเปิดใช้งาน HPS-to-FPGA ผู้ใช้ 0/ ผู้ใช้ 1 / ผู้ใช้ 2 นาฬิกาใน Qsys และตั้งค่าความถี่สัญญาณนาฬิกาเป็นค่ากําหนดเอง ตัวโหลดล่วงหน้าจะมีค่านาฬิกาที่แตกต่างกันในไฟล์ pll_config.h
หากต้องการแก้ไขปัญหาข้อจํากัดนี้ในซอฟต์แวร์ Quartus II เวอร์ชั่น 13.1 และก่อนหน้า ให้ทําตามขั้นตอนด้านล่าง:
หากคุณต้องการเปลี่ยนพารามิเตอร์การตอกบัตรออกใดๆ นอกเหนือจากพารามิเตอร์การตอกบัตรออก SDRAM ไฟล์ pll_config,h ที่สร้างขึ้นโดยตัวสร้างก่อนโหลด (bsp-editor) ต้องถูกแก้ไขด้วยตนเอง
ไฟล์ pll_config.h มีอยู่ในไดเรกทอรีเป้าหมาย BSP: ซอฟต์แวร์\spl_\generated\ pll_config.h
ตัวอย่างการกําหนดค่า: สัญญาณนาฬิกาผู้ใช้ HPS-to-FPGA 0 (h2f_user0_clock) = 40 MHz พร้อม EOSC1 = 25 MHz
พารามิเตอร์ตัวแบ่ง C5 จะต้องเปลี่ยนดังนี้ใน pll_config.h
- CONFIG_HPS_CLK_OSC1_Hz = 250000000 (สําหรับ EOSC1 = 25 MHz)
- CONFIG_HPS_MAINPLLGRP_VCO_DENOM = 0 (สําหรับตัวส่วน PLL = 1)
- CONFIG_HPS_MAINPLLGRP_VCO_NUMER = 63 (สําหรับตัวเลข PLL = 64)
- CONFIG_HPS_MAINPLLGRP_CFGS2FUSER0CLK_CNT = 39 (สําหรับตัวแบ่ง C5 = 40)
คํานวณการตั้งค่าค่านาฬิกา HPS-to-FPGA ผู้ใช้ 0 อีกครั้งสําหรับข้างต้น:
h2f_user0_clock = ESOC1 clock x ( PLL Numerator/PLL Denominator) / ตัวแบ่ง C5 = 25MHz x (64/1) / 40 = 40MHz
สําหรับข้อมูลเพิ่มเติม โปรดดู การปรับแต่ง Preloader Clocking - v13.1 บน www.Rocketboards.org ซึ่งมีเครื่องคํานวณการตอกบัตร
http://www.rocketboards.org/foswiki/Documentation/PreloaderClockingCustomization131
HPS Megawizard ได้รับการปรับปรุงสําหรับซอฟต์แวร์ Quartus II เวอร์ชัน 14.0 ขึ้นไป และช่วยให้สามารถตั้งค่านาฬิกาเป็น Qsys ได้