ID บทความ: 000075771 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 27/08/2013

ข้อผิดพลาด (169001): พินไม่รองรับมาตรฐาน I/O SSTL-15 Class I สําหรับoutput_column_io

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณไม่สามารถกําหนดเอาต์พุต SSTL, HSTL และ HSUL ให้กับพิน VREF ในอุปกรณ์ Arria® V

    ซอฟต์แวร์ Quartus® II เวอร์ชั่น 11.1SP1 ไม่ถูกต้องช่วยให้คุณสามารถกําหนดมาตรฐาน I/O เหล่านี้ให้กับพิน VREF เมื่อไม่มีการมอบหมายอินพุต SSTL, HSTL และ HSUL ในธนาคาร I/O

    พิน VREF ในอุปกรณ์ Arria V เป็นแบบสองวัตถุประสงค์ เพื่อให้สามารถใช้เป็นพิน I/O ปกติเมื่อไม่ได้ใช้เป็นพินจ่ายไฟที่อ้างอิงแรงดันไฟฟ้า  อย่างไรก็ตาม เมื่อใช้งานกับฟังก์ชัน I/O ปกติ จะไม่รองรับมาตรฐาน SSTL, HSTL หรือ HSUL

    ความละเอียด

    ซอฟต์แวร์ Quartus II เวอร์ชั่น 11.1SP2 จะสร้างข้อความแสดงข้อผิดพลาดข้างต้นหากคุณลองกําหนดเอาต์พุต SSTL, HSTL และ HSUL ให้กับพิน VREF ในอุปกรณ์ Arria V

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Arria® V SX SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้