คุณสมบัติ PLL ยังมีประโยชน์ในสภาพแวดล้อมการสร้างต้นแบบที่นักออกแบบสามารถกวาดความถี่เอาต์พุต PLL ได้อย่างง่ายดายและปรับความล่าช้าของสัญญาณนาฬิกา ตัวอย่างเช่น อาจต้องใช้รูปแบบการทดสอบการสร้างระบบเพื่อสร้างและส่งรูปแบบที่ 50 MHz หรือ 100 MHz ขึ้นอยู่กับหน่วยที่อยู่ระหว่างการทดสอบ การกําหนดค่าส่วนประกอบ PLL ใหม่แบบเรียลไทม์ช่วยให้นักออกแบบระบบสลับระหว่างความถี่เอาต์พุตดังกล่าวสองความถี่ภายใน 20 มิลลิวินาที นักออกแบบยังสามารถใช้คุณสมบัตินี้เพื่อปรับความล่าช้าของสัญญาณนาฬิกาออก (tco) แบบเรียลไทม์ด้วยการเปลี่ยนความล่าช้าของสัญญาณนาฬิกาเอาต์พุต วิธีการนี้ช่วยขจัดความจําเป็นในการสร้างไฟล์การเขียนโปรแกรมใหม่ด้วยการตั้งค่า PLL ใหม่และกําหนดค่าอุปกรณ์ทั้งหมดใหม่
สามารถใช้คุณสมบัติการกําหนดค่าลูปแบบล็อกเฟสแบบเรียลไทม์ (PLL) ใน Stratixแอพพลิเคชั่นใดได้บ้าง
1
คำประกาศสิทธิ์
การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้