คุณจะได้รับข้อความเตือนนี้หากคุณเปิดใช้งานพอร์ตการกําหนดค่าใหม่แบบไดนามิกในฟังก์ชัน ALTPLL โดยไม่ใช้งานALTPLL_RECONFIGเมกะฟังก์ชัน
เมื่อใช้ฟังก์ชัน ALTPLL ซอฟต์แวร์ Quartus® II จะพยายามทําการกําหนดเส้นทางที่ดีที่สุดสําหรับเอาต์พุตตัวนับ PLL ตามความต้องการของทรัพยากรการออกแบบที่เฉพาะเจาะจง ตัวอย่างเช่น C0 อาจถูกแมปใหม่เป็น C3 หากมีการใช้ALTPLL_RECONFIGเมกะฟังก์ชัน การแมปเคาน์เตอร์จะทําโดยอัตโนมัติและโปร่งใสสําหรับผู้ใช้
หากคุณไม่ได้ใช้ALTPLL_RECONFIGเมกะฟังก์ชัน สามารถใช้การกําหนด 'Preserve PLL Counter Order' เพื่อป้องกันไม่ให้ตัวนับเอาต์พุตแมปใหม่ได้
คุณสามารถทําตามลําดับด้านล่างเพื่อเพิ่มประสิทธิภาพตัวนับเอาต์พุต PLL สําหรับการออกแบบของคุณ:
1. คอมไพล์การออกแบบและตรวจสอบรายงานคอมไพเลอร์เพื่อดูว่าตัวนับใดเชื่อมต่อกับเอาต์พุตสัญญาณนาฬิกาใด
2. ปรับเปลี่ยนการเชื่อมต่อนาฬิกา PLL ใน RTL ของคุณเพื่อให้ตรงกับคําสั่งซื้อ (ตามที่ระบุไว้ในรายงานการใช้ PLL)
ตัวอย่างเช่น: หากคุณเห็น clkout0 àSPAN> Counter 3 แล้วย้ายการเชื่อมต่อเอาต์พุตทั้งหมดของ Clockout0 ไปยัง clkout3 ทําเช่นนี้สําหรับเอาต์พุตสัญญาณนาฬิกาอื่นๆ ทั้งหมด
3. คอมไพล์การออกแบบอีกครั้ง คราวนี้ด้วย "Preserve PLL Counter Order" ตั้งค่าเป็น ON สําหรับ PLL ในตัวแก้ไขการมอบหมาย