ฉันจะใช้ไฟล์ส่วนหัว Verilog HDL ที่มีค่าพารามิเตอร์เท่านั้นได้อย่างไร

ใช้คําสั่ง 'รวมถึงคําสั่งเพื่อรวมไฟล์ส่วนหัวทั้งหมดของคุณไว้ภายในตัวโมดูล

เมื่อสังเคราะห์ไฟล์ส่วนหัวในซอฟต์แวร์ Quartus® Prime อย่าเพิ่มไฟล์ส่วนหัวลงในรายการไฟล์ในโครงการ Quartus® Prime ไม่ควรวิเคราะห์ไฟล์ส่วนหัวเป็นไฟล์ Verilog HDL แยกต่างหาก แต่ใช้คําสั่ง 'รวมถึงคําสั่งเพื่อให้ไฟล์ส่วนหัวได้รับการวิเคราะห์อย่างถูกต้องเมื่อไฟล์ระดับบนสุดได้รับการวิเคราะห์โดยซอฟต์แวร์ Quartus® Prime

หากคุณเพิ่มไฟล์ส่วนหัวที่มีเฉพาะค่าพารามิเตอร์ในรายการไฟล์ในโปรเจค Quartus® Prime คุณอาจเห็นข้อผิดพลาดดังนี้:

ข้อผิดพลาด (10839): ข้อผิดพลาด Verilog HDL ที่ <filename>.v(<line number>): การประกาศคุณสมบัติ SystemVerilog เป็นคุณสมบัติ SystemVerilog

ตัวอย่างต่อไปนี้สร้างอินสแตนซ์ฟังก์ชัน lpm_dff ด้วยพารามิเตอร์ที่ตั้งค่าไว้ในไฟล์อื่น (param.v)

. . .
ไฟล์ : dffveri.v

โมดูล dffveri (q, ข้อมูล, นาฬิกา);
'รวมถึง "param.v"

ความกว้างพารามิเตอร์ = 5;
มาจาก param.v

ใส่ข้อมูล [ความกว้าง-1:0];
สัญญาณนาฬิกาอินพุต;
เอาต์พุต [ความกว้าง-1:0] q;

lpm_dff dfff (.data(data), .clock(clock), .q(q));
dfff.lpm_width defparam = ความกว้าง;

Endmodule
. . .

file param.v

ความกว้างพารามิเตอร์ = 5;