ปัญหาสำคัญ
คำอธิบาย
การออกแบบ QDR II/II ครึ่งอัตราโดยใช้ตัวจัดลําดับNios IIที่ ความเร็วต่ํากว่า 300 MHz อาจประสบกับความล้มเหลวในการสอบเทียบเมื่อทําการกําหนดเป้าหมาย อุปกรณ์ Stratix V
ปัญหานี้จะได้รับการแก้ไขใน QDR II เวอร์ชันในอนาคต และตัวควบคุม QDR II SRAM พร้อม UniPHY
ความละเอียด
วิธีแก้ไขปัญหาสําหรับปัญหานี้คือการเรียกใช้งาน QDR II/II ครึ่งอัตรา ออกแบบโดยใช้ตัวจัดลําดับNios IIการกําหนดเป้าหมายอุปกรณ์ Stratix V ที่ความเร็วเร็วกว่า 300 MHz