ID บทความ: 000075740 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 09/02/2011

คอร์ IP CPRI ที่กําหนดเป้าหมายการกําหนดเวลาการกู้คืนความล้มเหลวของอุปกรณ์ Arria II GZ, Stratix IV หรือStratix V Device Fail

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    คอร์ IP CPRI ที่กําหนดเป้าหมายArria II GZ, Stratix IV หรือStratix การกําหนดเวลาการกู้คืนอุปกรณ์ V ล้มเหลว โดยเฉพาะเส้นทางจาก rx_digitalreset_cpri_clk_sync2 ทั่วโลก สัญญาณรีเซ็ตเป็นสัญญาณภายใน local_reset ละเมิด ข้อกําหนดการกําหนดเวลาคอร์ IP

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ในไฟล์ Quartus II Settings ของคุณ (. qsf) เพิ่มการบ้านต่อไปนี้เพื่อลดระดับเสียง สัญญาณรีเซ็ตทั่วโลก:

    set_instance_assignment -name GLOBAL_SIGNAL OFF -to *rx_digitalreset_cpri_clk_sync2

    ปัญหานี้จะได้รับการแก้ไขในเวอร์ชั่นในอนาคตของ CPRI MegaCore ฟังก์ชัน

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Stratix® IV FPGA
    Stratix® V FPGA
    Arria® II FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้