ข้อผิดพลาดด้านล่างเกิดขึ้นเมื่อคุณใช้ PCI Express® HardIP และหากคุณติดตั้ง Quartus® II ด้วยชุดอุปกรณ์ที่จํากัดเท่านั้น ตัวอย่างเช่น มีการติดตั้งการสนับสนุนอุปกรณ์ IV GX Cyclone®เท่านั้น
เพื่อแก้ไขปัญหาข้อผิดพลาดนี้ คุณสามารถติดตั้ง Quartus II ใหม่เพื่อให้แน่ใจว่ามีการติดตั้งชื่อเสียงของอุปกรณ์ทั้งหมดแล้วสร้าง IP PCI Express ใหม่
ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต
ข้อผิดพลาด: PLL "<ชื่อ>_example_chaining_pipen1b:core| ชื่อการเปลี่ยนแปลง<>_plus:ep_plus| ชื่อการเปลี่ยนแปลง<>:epmap|<<ชื่อการเปลี่ยนแปลง>_serdes:serdes| ชื่อการเปลี่ยนแปลง<>_serdes_alt_c3gxb_aac8:<ชื่อ>_serdes_alt_c3gxb_aac8_component|altpll:pll0|altpll_ld81:auto_generated|pll1" มีพอร์ต CLK[0] เชื่อมต่อแต่พารามิเตอร์clk0_multiply_byและ/หรือclk0_divide_byไม่ได้ระบุหรือตั้งค่าเป็น 0