ID บทความ: 000075716 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 17/09/2018

ทําไมตัวตรวจสอบการเชื่อมต่อ IP ของ Intel® Stratix® 10 Hard IP สําหรับ PCI Express* จึงประเมินค่ามากเกินไป

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
  • Avalon-ST Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาใน Intel® Stratix® 10 Hard IP สําหรับตัวตรวจสอบลิงก์ PCI Express* คุณอาจสังเกตเห็นว่าค่าการประทับเวลามีขนาดใหญ่กว่าเวลาจริง

    ตัวอย่างเช่น เมื่อใช้ Intel® Stratix® 10 Hard IP สําหรับ คอร์โปรเซสเซอร์ PCI Express* ที่ 125MHz ค่าการประทับเวลาจะแสดงค่าโดยประมาณ 20% เมื่อเทียบกับค่าโดยประมาณ (12ms เมื่อเทียบกับ 10ms ที่แท้จริง)

    นี่เป็นเพราะความคลาดเคลื่อนระหว่าง Coreclkout ที่ผู้ใช้กําหนดที่ 125MHz หรือ 250MHz และนาฬิกา 100MHz มักจะถูกใช้โดย Link Inspector

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้ใช้ปัจจัยการคูณกับค่าการประทับเวลาตามที่แสดงไว้ด้านล่าง

    เมื่อใช้ Coreclkout 125MHz ให้คูณค่าการประทับเวลาด้วยปัจจัยการคูณ 0.8 (100MHz / 125MHz)

    เมื่อใช้ Coreclkout 250MHz ให้คูณค่าการประทับเวลาด้วยปัจจัยการคูณ 0.4 (100MHz / 250MHz)

     

    ปัญหานี้มีกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต

     

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้