ID บทความ: 000075662 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 19/07/2021

ทําไม IP DMA หลายแชนเนลสําหรับ PCI Express* สําหรับ P-Tile มีความกว้างบัสไม่ถูกต้องสําหรับอินเทอร์เฟซ Config TL

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหากับ Ip DMA หลายช่องสําหรับ PCI Express* สําหรับ P-Tile ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.1 อินเทอร์เฟซ Config TL จะรายงานความกว้างที่ไม่ถูกต้อง

    สัญญาณusr_hip_tl_config_func_o ควรเป็นสัญญาณ 3 บิต และสัญญาณusr_hip_tl_config_ctl_o ควรเป็นสัญญาณ 16 บิต

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขโดยเริ่มจากการปรับปรุงซอฟต์แวร์ Intel® Quartus® Prime Pro Edition 21.2

    IP DMA หลายแชนเนลสําหรับคู่มือผู้ใช้ PCI Express* มีกําหนดที่จะแก้ไขในการเปิดตัวเอกสารในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    เอฟพีจีเอ Intel® Stratix® 10 DX
    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์
    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 I-ซีรีส์

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้