ปัญหาสำคัญ
คำอธิบาย
เนื่องจากปัญหาใน FPGA P-Tile Avalon® Streaming IP Core สําหรับ PCI Express* ข้อผิดพลาดจะสังเกตเห็นข้อผิดพลาดเมื่อพยายามจําลองตัวอย่างการออกแบบ Agilex™ 7 FPGA 3.0x4 SR-IOV โดยใช้ ModelSim* FPGA Edition
จะปรากฏข้อความแสดงข้อผิดพลาดต่อไปนี้:
# **ข้อผิดพลาด: (vsim-3033) การสร้างอินสแตนซ์ 'ctp_tile_encrypted' ล้มเหลว ไม่พบหน่วยการออกแบบ
# เวลา: 0 ps ซ้ํา: 0 อินสแตนซ์:/pcie_ed_tb/pcie_ed_inst/dut/dut/inst/inst/maib_and_tile/z1565a ไฟล์: $MODEL_TECH/ /altera/verilog/src/ctp_hssi_atoms.sv Line: 39100
ความละเอียด
ไม่มีวิธีการแก้ไขปัญหา ปัญหานี้ไม่ได้รับการกําหนดเวลาให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime ในอนาคต
ใช้เครื่องมือจําลองที่รองรับ เช่น Mentor* Graphics ModelSim* SE หรือ Synopsys VCS*