ID บทความ: 000075629 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/06/2021

ทําไม Tx และ Rx PTP Ready สัญญาณของ E-Tile Hard IP สําหรับอีเธอร์เน็ตIntel® FPGA IPไม่ถูกระบุหลังจากรีเซ็ต Tx หรือ Rx ในโหมดขั้นสูง PTP

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • อีเธอร์เน็ต
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.1 คุณอาจสังเกตเห็น o_tx_ptp_ready และ o_rx_ptp_ready ของ E-Tile Hard IP สําหรับIntel® FPGA IPอีเธอร์เน็ตไม่สามารถใช้งานได้หลังจากสลับพอร์ตรีเซ็ต i_sl_tx_rst_nหรือi_sl_rx_rst_n ในโหมดขั้นสูง PTP

    โหมดพื้นฐาน PTP ไม่ได้รับผลกระทบจากปัญหานี้

     

    ความละเอียด

    เพื่อแก้ไขปัญหานี้ในโหมด PTP Advanced คุณต้องสลับพอร์ตi_sl_tx_rst_nและi_sl_rx_rst_nรีเซ็ตทั้งสองพอร์ตเพื่อให้o_tx_ptp_readyและo_rx_ptp_readyได้

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.4

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7
    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้