คำอธิบาย
เนื่องจากปัญหาซอฟต์แวร์ Intel® Quartus® Prime ทําให้การลงทะเบียน Pre-Adder และอินพุตของ decimating FIR II Intel FPGA IP Core ไม่สามารถบรรจุลงในบล็อก DSP ได้ หากความกว้างของข้อมูลสัมประสิทธิ์และข้อมูลอินพุตมีขนาด 19 บิตและ 18 บิต นอกจากนี้ยังอาจมีผลกระทบอย่างมากต่อประสิทธิภาพการกําหนดเวลาการออกแบบ
ความละเอียด
ใช้ความกว้างของค่าสัมประสิทธิ์ที่ 18 หรือ 20 บิต ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus Prime เวอร์ชันในอนาคต