ID บทความ: 000075622 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 09/02/2018

ทําไมการเปลี่ยนแปลงความเร็วโดยตรงล้มเหลวเมื่อ IP Intel® Stratix® PCIe* 10 ของฉันร้องขอการเปลี่ยนแปลงความเร็วจากเจนเนอเรชั่น 3

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Avalon-ST Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
  • Avalon-MM Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหากับ Intel® Stratix® 10 PCIe* Hard IP, อาจล้มเหลวในการส่ง Electrical Idle Ordered Set (EIOS) เมื่อทําการเปลี่ยนแปลงความเร็วโดยตรงจากเจนเนอเรชั่น 3 หากตรงตามข้อกําหนดทั้งสองประการต่อไปนี้:

    • มีการร้องขอการเปลี่ยนแปลงความเร็วโดยตรงจากเจน Gen3 และ
    • TX สุดไกลได้เข้าสู่ Electrical Idle ก่อน Intel® Stratix® 10 PCIe* Hard IP

    ปัญหานี้ไม่มีผลต่อการเชื่อมต่อเริ่มต้น

    ปัญหานี้มีผลต่ออุปกรณ์ Intel® Stratix® 10 GX L-Tile ทั้งหมด (ES1, ES2, ES3 และ Production) อุปกรณ์ Intel® Stratix® 10 SX L-Tile (ES1 และ Production) ทั้งหมด และอุปกรณ์ Intel® Stratix® 10 GX H-Tile ES (ES1, ES2)  อุปกรณ์การผลิต Intel® Stratix® 10 GX H-Tile จะไม่ได้รับผลกระทบ

     

     

    ความละเอียด

    หากต้องการเปลี่ยนแปลงความเร็ว ให้รถไฟลงขบวนแรกเป็นความเร็วเจนเนอเรเตอร์ 1 ตามด้วยความเร็วที่ต้องการ ตัวอย่างเช่น หากต้องการเปลี่ยนจาก Gen3 เป็น Gen2 ก่อนอื่นให้ทําการเปลี่ยนแปลงความเร็วจาก Gen3 เป็น Gen1 จากนั้นทําการเปลี่ยนแปลงความเร็วจาก Gen1 เป็น Gen2

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 18.0

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้