ID บทความ: 000075618 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 30/07/2021

ทําไมตัวอย่างการออกแบบ Intel® FPGA Hard IP F-Tile Ethernet ของฉันไม่ผ่านขั้นตอนการสร้างลอจิกการสนับสนุน Quartus® เมื่อใช้ 200GE-8 กับ PTP หรือ 100GE-4 ที่มีตัวแปร PTP ที่มี FGT PMA

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 21.2 ตัวอย่างการออกแบบ F-Tile Ethernet Intel® FPGA Hard IP จะไม่ผ่านขั้นตอน Quartus® Support-Logic Generation ด้วย "ข้อผิดพลาด (21842): Solver ล้มเหลวในการค้นหาโซลูชัน"

    พบข้อผิดพลาดนี้เมื่อใช้ 200GE-8 กับ PTP หรือ 100GE-4 ที่มีตัวแปร PTP ที่มี FGT PMA และไม่มีข้อจํากัดตําแหน่ง

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้สําหรับ 200GE-8 ที่มี PTP variant ให้ทําการกําหนดพินผ่านการตั้งค่า .qsf ซึ่งเลือก FGT Quads 2 และ 3 สําหรับตัวแปร 100GE-4 ที่มี PTP ให้ทําการกําหนดพินผ่านการตั้งค่า .qsf ซึ่งเลือก FGT Quad 0

    ปัญหานี้ได้รับการแก้ไขแล้วตั้งแต่เวอร์ชัน 22.2 ของซอฟต์แวร์ Quartus® Prime Pro Edition

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอ Intel® Agilex™ และเอฟพีจีเอ SoC

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้