ฉันจะสังเกตเห็น Hard IP สําหรับสัญญาณอินเตอร์เฟซ PCI Express PIPE สําหรับอุปกรณ์ Arria V GZ และอุปกรณ์ Stratix V ได้อย่างไร

ในการใช้ Hard IP สําหรับบัสทดสอบ PCI Express® ร่วมกับ SignalTap™ II, แผนที่ลงทะเบียน หรือ IOs วัตถุประสงค์ทั่วไปเพื่อสังเกตสัญญาณอินเทอร์เฟซ PIPE บนอุปกรณ์ Arria® V GZ และอุปกรณ์ Stratix® V ทําตามคําแนะนําด้านล่าง:

บัสทดสอบประกอบด้วย test_in บัสและ test_out รถ บัส บัสทดสอบออกแบบมาสําหรับวัตถุประสงค์ในการดีบักเท่านั้นและไม่ควรใช้ในการออกแบบการผลิต

test_in บัสจะกําหนดว่าสัญญาณอินเตอร์เฟซ Hard IP PIPE ใดที่จะกําหนดเส้นทางไปยัง test_out รถบัสสําหรับการสังเกตการณ์  32 บิตบนของ test_in บัสในไฟล์ altpcie_sv_hip_ast_hwtcl.v ใช้เพื่อเลือกเลน PCIe สองเลนจากแปดเลน สัญญาณ PIPE สําหรับเลนทั้งสองนี้กําหนดเส้นทางไปที่ 320 บิต test_out บัส (หรือหมายถึง การทดสอบ ในไฟล์เดียวกัน)

1. กําหนดค่าสําหรับบัส test_in ด้านบน 32 บิต

เฉพาะรุ่น 32 บิตบนของ test_in บัสจะถูกใช้ในการเลือกสัญญาณอินเตอร์เฟซ PIPE สําหรับเลน PCIe หนึ่งๆ สองเลนในแต่ละครั้ง ตารางที่ 1 แสดง test_in[63:32] ค่าเพื่อเลือกเลน

ตารางที่ 1 Test_in[63:32] คุณค่าในการเลือกเลนที่แตกต่างกัน

2. ตั้งค่าของ test_in[63:32] ในไฟล์ altpcie_sv_hip_ast_hwtcl.v

ในไฟล์: altpcie_sv_hip_ast_hwtcl.v เปลี่ยนบรรทัด 2929

จาก    

.test_in ({testin[63:1],(ALTPCIE_SV_HIP_AST_HWTCL_SIM_ONLY==0)?1'b0:testin[0]}),

ถึง

.test_in ({32'h,testin[31:1],(ALTPCIE_SV_HIP_AST_HWTCL_SIM_ONLY==0)?1'b0:testin[0]}),

หมายเหตุ = 0 ถึง 3 อิงตามตารางด้านบน

3. สังเกตสัญญาณอินเตอร์เฟซ PIPE จากการทดสอบในโมดูล altpcie_sv_hip_ast_hwtcl

คุณสามารถสังเกตสัญญาณอินเตอร์เฟซ PIPE ที่เกี่ยวข้องบน 320 บิต test_out บัส หรือเรียกว่าการทดสอบในโมดูล altpcie_sv_hip_ast_hwtcl. ตารางต่อไปนี้แสดงสัญญาณอินเตอร์เฟซ PIPE สําหรับเลนเฉพาะบนบัสทดสอบ คุณสามารถสังเกตบัสทดสอบโดยใช้ SignalTap™ II, แผนที่ลงทะเบียน หรือ I/O เพื่อการใช้งานทั่วไป