ทําไม Intel® FPGA P-Tile Avalon® Streaming IP สําหรับ PCI Express* จึงละเมิดการตั้งค่ารายงานเมื่อเปิดใช้งานชุดเครื่องมือดีบักในการกําหนดค่า Gen3

เนื่องจากปัญหาใน Intel® FPGA P-Tile Avalon® Streaming IP สําหรับการกําหนดค่า PCI Express* Gen3 จะเห็นการละเมิดการตั้งค่าเมื่อเปิดใช้งานชุดเครื่องมือดีบักและกําหนดค่า IP สําหรับโหมด Gen3

การละเมิดเวลาเหล่านี้สามารถละเลยได้อย่างปลอดภัย

ในการแก้ไขปัญหานี้ ให้รวมข้อจํากัดset_false_pathต่อไปนี้เพื่อลบการละเมิดเวลาในโครงการของคุณ:

สําหรับ Gen3/4x16:

set_false_path -จาก *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* -ถึง *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path -จาก *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* -ถึง *|toolkit_inst|toolkit_readdata*

สําหรับ เจน 3/4x8:

set_false_path -จาก *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* -ถึง *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path -จาก *|maib_and_tile|hdpldadapt_rx_chnl_11~pld_rx_clk1_dcm.reg* -ถึง *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path -จาก *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* -ถึง *|toolkit_inst|toolkit_readdata*

set_false_path -จาก *|maib_and_tile|hdpldadapt_rx_chnl_11~pld_rx_clk1_dcm.reg* -ถึง *|toolkit_inst|toolkit_readdata*

สําหรับ เจน Gen3/4x4:

set_false_path -จาก *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* -ถึง *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path -จาก *|maib_and_tile|hdpldadapt_rx_chnl_11~pld_rx_clk1_dcm.reg* -ถึง *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path -จาก *|rx_deskew|u_wrpcie_deskew_0_5_port2|u_wrpcie_deskew|dpchannels[4].tx_aib_deskew_datapipe|o_aib_data_deskewed* -ถึง *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path -จาก *|rx_deskew|u_wrpcie_deskew_0_5_port3|u_wrpcie_deskew|dpchannels[4].tx_aib_deskew_datapipe|o_aib_data_deskewed* -ถึง *|toolkit_inst|ptile_link_insp|avmm_readdata_r*

set_false_path -จาก *|maib_and_tile|hdpldadapt_rx_chnl_10~pld_rx_clk1_dcm.reg* -ถึง *|toolkit_inst|toolkit_readdata*

set_false_path -จาก *|maib_and_tile|hdpldadapt_rx_chnl_11~pld_rx_clk1_dcm.reg* -ถึง *|toolkit_inst|toolkit_readdata*

set_false_path -จาก *|rx_deskew|u_wrpcie_deskew_0_5_port2|u_wrpcie_deskew|dpchannels[4].tx_aib_deskew_datapipe|o_aib_data_deskewed* -ถึง *|toolkit_inst|toolkit_readdata*

set_false_path -จาก *|rx_deskew|u_wrpcie_deskew_0_5_port3|u_wrpcie_deskew|dpchannels[4].tx_aib_deskew_datapipe|o_aib_data_deskewed* -ถึง *|toolkit_inst|toolkit_readdata*