ID บทความ: 000075552 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 20/06/2018

ทําไมฉันถึงเห็นการละเมิดเวลาขนาดเล็กใน "H-tile Hard IP สําหรับ Intel® FPGA IP อีเธอร์เน็ต"

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® สำหรับ Arria® 10 และ Stratix® V Ethernet 100G ความหน่วงแฝงต่ำ
  • อีเธอร์เน็ต
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Pro เวอร์ชั่น 18.0 และก่อนหน้า คุณอาจพบการละเมิดเวลาเล็กน้อยใน "H-tile Hard IP สําหรับ Intel® FPGA IP อีเธอร์เน็ต"

     

     

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้ลองใช้วิธีอื่นที่เหมาะสมเพื่อหลีกเลี่ยงการละเมิดเวลาเหล่านี้

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 18.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้