ID บทความ: 000075530 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 18/12/2018

ทําไมคอร์ IP Reed Solomon FPGA ความเร็วสูงสร้างชุดสัญลักษณ์ตรวจสอบข้อมูลที่ไม่ถูกต้องสําหรับข้อมูลของฉัน

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® ตัวเข้ารหัส/ตัวถอดรหัส High-Speed Reed-Solomon IP-RSCODEC-HS
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาเกี่ยวกับการสร้างแหล่งที่มา RTL ของ High Speed Reed Solomon FPGA IP Core หากพารามิเตอร์ 'Hyper-optimization' ถูกตั้งค่าเป็น 'High' IP จะสร้างชุดสัญลักษณ์ตรวจสอบที่ไม่ถูกต้องสําหรับส่วนของข้อมูลที่เข้ามา

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ ให้ตั้งค่าพารามิเตอร์ 'Hyper-optimization' เป็น 'ต่ํา'

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้