ID บทความ: 000075530 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 18/12/2018

ทําไม Intel® Reed Solomon FPGA IP Core ความเร็วสูงจึงสร้างชุดสัญลักษณ์การตรวจสอบสําหรับข้อมูลของฉันไม่ถูกต้อง

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® ตัวเข้ารหัส/ตัวถอดรหัส High-Speed Reed-Solomon IP-RSCODEC-HS
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาเกี่ยวกับเจนเนอเรชั่นแหล่ง RTL ของ Intel® Reed Solomon FPGA IP Core ความเร็วสูง หากตั้งค่าพารามิเตอร์ 'Hyper-optimization' เป็น 'สูง' IP จะสร้างชุดสัญลักษณ์การตรวจสอบที่ไม่ถูกต้องสําหรับเวิร์กโหลดข้อมูลที่เข้ามา
     

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้ตั้งค่าพารามิเตอร์ 'Hyper-optimization' เป็น 'ต่ํา'

    ปัญหานี้คือกําหนดการที่จะได้รับการแก้ไขในการเปิดตัว Intel® Reed Solomon FPGA IP Core ความเร็วสูงในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้