ID บทความ: 000075512 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 21/04/2021

ข้อผิดพลาด (ระงับได้): .. /.. /altera_rs_ser_dec_191/sim/rs2_altera_rs_ser_dec_191_y4pqgea.vhd(668): (vcom-1130) พอร์ต "in0_empty" ของเอนทิตี "altera_avalon_st_splitter" ไม่อยู่ในส่วนประกอบที่กําลังสร้างอินสแตนซ์

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® ตัวเข้ารหัส/ตัวถอดรหัส Reed-Solomon II IP-RSCODECII
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาเกี่ยวกับ Intel® FPGA IP Reed Solomon II ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.1 และรุ่นก่อนหน้า คุณอาจสังเกตเห็นข้อผิดพลาดข้างต้นเมื่อจําลองโมเดลการจําลอง VHDL ในซอฟต์แวร์ Modelim*

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ คุณสามารถใช้โมเดลการจําลอง Verilog ได้

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Cyclone® 10 GX FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA
    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้