ID บทความ: 000075504 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 02/09/2014

มีปัญหาที่ทราบหรือไม่เกี่ยวกับpipe_pclkใช้งานไม่ได้หาก txclkout ไม่ได้กําหนดเส้นทางผ่านเครือข่ายนาฬิกาทั่วโลกเมื่อใช้ Gen3 soft PIPE ในซอฟต์แวร์ Quartus II เวอร์ชั่น 12.1 ในอุปกรณ์ Stratix V GX

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย ใช่ มีปัญหาที่ทราบกันดีเกี่ยวกับ Gen3 soft PIPE ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.1 บนอุปกรณ์ Stratix® V GX หากไม่ได้กําหนดเส้นทาง txclkout ผ่านเครือข่ายนาฬิกาทั่วโลก pipe_pclkจะไม่ทํางาน
    ความละเอียด

    เพื่อแก้ไขปัญหานี้ คุณควรบังคับให้ txclkout ใช้นาฬิกาทั่วโลกด้วยการบ้าน QSF ต่อไปนี้:

    set_instance_assignment -name GLOBAL_SIGNAL "GLOBAL CLOCK" -to
    "*sv_xcvr_native:inst_sv_xcvr_native|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch|sv_hssi_tx_pld_pcs_interface_rbc:inst_sv_hssi_tx_pld_pcs_interface|pld8gtxclkout"
     
    ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้