ID บทความ: 000075503 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 07/02/2014

ฉันจะใส่พิน QDR II/QDR II mem_cq+ และพิน mem_cq_n ในอุปกรณ์ Arria® V GX/GT/ST/SX ได้อย่างไร

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
    IP เอฟพีจีเอ Intel® QDR II และ QDR II+ คอนโทรลเลอร์ SRAM พร้อม UniPHY
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

จากไฟล์พินอุปกรณ์ มีพินอยู่เพียงตําแหน่งเดียวเท่านั้นสําหรับทั้งพิน mem_cq และ mem_cq_n

ความละเอียด

สําหรับอุปกรณ์ Arria® V เหล่านี้ จะไม่รองรับ Strobes เสริม ดังนั้นจะใช้ พิน mem_cq หรือ พิน mem_cq_n เพียงตัวเดียวเท่านั้นขึ้นอยู่กับการตั้งค่าความหน่วงแฝงในการอ่าน

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 10 ผลิตภัณฑ์

Cyclone® V GX FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้