ทําไมการเปลี่ยนพารามิเตอร์csr_lmfc_offsetในINTEL® FPGA IP JESD204B จึงไม่มีผลกระทบต่อความหน่วงแฝงที่กําหนดเมื่อผลิตภัณฑ์ F และ K เป็น 1024

เนื่องจากปัญหาที่ทราบกันในซอฟต์แวร์ Intel® Quartus® Prime Pro เวอร์ชัน 21.1 และรุ่นก่อนหน้าและรุ่นก่อนหน้าและเวอร์ชัน Intel® Quartus® Prime Standard Edition เวอร์ชัน 20.1 และก่อนหน้า เมื่อใช้INTEL® FPGA IP JESD204B ในโหมด TX ที่มีอุปกรณ์ Intel® Arria® 10, Intel® Cyclone® 10 GX, Intel® Stratix® 10 และ Intel® Agilex™ หากผลิตภัณฑ์ F และ K เป็นค่าสูงสุด 1024 การกําหนดค่าcsr_lmfc_offsetไม่มีผลกระทบในการเปลี่ยน LMFC Edge ภายในของ IP ตัวนับ LMFC ภายในจะเริ่มนับตั้งแต่ 0 เมื่อทําการตรวจจับ SYSREF

หากต้องการแก้ไขปัญหานี้ ให้ใช้การปรับแต่ง LMFC หรือการชดเชย RBD ในอุปกรณ์แปลง RX เพื่อให้ได้ความหน่วงที่แน่นอนเมื่อ FxK=1024

ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.2