ทําไมการออกแบบของฉันรวมถึง R-Tile Avalon Streaming IP Core สําหรับ PCI Express* ล้มเหลวในการกําหนดค่าใหม่หรือการดําเนินการ CVP Update

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 21.2 คุณอาจพบข้อผิดพลาดขณะกําหนดค่าใหม่หรือดําเนินการอัปเดต CVP บนอุปกรณ์ของคุณ หากไม่มีสัญญาณนาฬิกาที่ทํางานฟรีที่เสถียรบนพินนาฬิกาอ้างอิง (REFCLK_GXR[R,L [14A,14C,15A,15C]_CH[0,1]P) ของ R-Tile ก่อนที่จะผ่านกระบวนการกําหนดค่าใหม่

ปัญหาจะไม่ส่งผลกระทบต่ออุปกรณ์ของคุณในกระบวนการกําหนดค่าครั้งแรกแม้ว่าจะไม่มีสัญญาณนาฬิกาทํางานที่เสถียรบนพินนาฬิกาอ้างอิง (REFCLK_GXR[R,L [14A,14C,15A,15C]_CH[0,1]P)

เพื่อหลีกเลี่ยงปัญหานี้ ให้สัญญาณนาฬิกาทํางานที่เสถียรบนพินนาฬิกาอ้างอิง (REFCLK_GXR[R,L [14A,14C,15A,15C]_CH[0,1]P) ของ R-Tile ก่อนที่จะเริ่มการดําเนินการกําหนดค่าอุปกรณ์ใหม่

ข้อมูลนี้ถูกเพิ่มไว้ในคู่มือผู้ใช้การกําหนดค่า Agilex™