ปัญหาสำคัญ
มีปัญหาที่ทราบเกี่ยวกับการตั้งค่าการลงทะเบียนที่มีอยู่ในไฟล์ 'c3_reconfig.c' ที่สร้างขึ้นโดย E-tile Hard IP Dynamic Reconfiguration Design Example สําหรับ Intel® Stratix® 10 FPGA ทํางานใน "25G Ethernet to CPRI Protocol" , "10G/25G Ethernet Protocol" หรือ "โปรโตคอล CPRI"
ใช่ เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.3 และก่อนหน้า ไฟล์ 'c3_reconfig.c' ที่สร้างขึ้นโดยตัวอย่างการออกแบบการกําหนดค่าใหม่ Hard IP E-tile Hard Intel® Stratix® 10 FPGA ทํางานในโหมด "25G Ethernet to CPRI Protocol", "10G/25G Ethernet Protocol" หรือ "CPRI Protocol" มีการเขียนลงทะเบียนที่ไม่ถูกต้องไปยัง 0x30E แอดเดรสลงทะเบียนตัวรับส่งสัญญาณ บิต [7] การเขียนเหล่านี้สามารถพบได้ในฟังก์ชันต่อไปนี้:
"25G Ethernet ไปยังโปรโตคอล CPRI"
• c3_ehiplane_rcfg_25gptpfec_to_9p8gcpri
• c3_ehiplane_rcfg_25gptpfec_to_4p9gcpri
• c3_ehiplane_rcfg_25gptpfec_to_2p4gcpri
• c3_ehiplane_rcfg_10gcpri_to_9p8gcpri
"โปรโตคอลอีเธอร์เน็ต 10G/25G"
• c3_ehiplane_rcfg_25gptpfec_to_1gptp
• c3_ehiplane_rcfg_10gptp_to_1gptp
• c3_ehiplane_rcfg_25gptpnofec_to_1gptp
"โปรโตคอล CPRI"
• c3_cpriphy_rcfg_grp_a_to_grp_b
• c3_cpriphy_rcfg_grp_a_to_grp_c
ภายในแต่ละฟังก์ชันเหล่านี้ การลงทะเบียนการเข้าถึงต่อไปนี้ไม่ถูกต้อง:
HIP OSC CLK SCG EN
rdata0 = IORD(xcvr_base_addr, 0x30E);
wdata = (rdata0 & 0xFFFFFF7F) | 0x80;
IOWR (xcvr_base_addr 0x30E wdata);
หากต้องการแก้ไขปัญหานี้ ให้ทําตามขั้นตอนต่อไปนี้:
- ไปที่ ไดเรกทอรี "/software/dynamic_reconfiguration_hardware/"
- เปิด ไฟล์ 'c3_reconfig.c'
- ค้นหา ฟังก์ชันที่อ้างถึงในคําอธิบายด้านบน
- แสดงความคิดเห็น ในส่วนต่อไปนี้ (3) ของรหัส:
HIP OSC CLK SCG EN
rdata0 = IORD(xcvr_base_addr, 0x30E);
wdata = (rdata0 & 0xFFFFFF7F) | 0x80;
IOWR (xcvr_base_addr 0x30E wdata);
- บันทึก ไฟล์ 'c3_reconfig.c'
- สร้าง โครงการซอฟต์แวร์ Nios ใหม่เพื่อรับไฟล์ .elf ใหม่