ปัญหาสำคัญ
คำอธิบาย
เนื่องจากข้อผิดพลาดในการคํานวณคอร์ Intel® CIC IP ของความหน่วงในบล็อกเอาต์พุต ทําให้out_channelความสัมพันธ์ของout_dataถูกปิดโดยหนึ่ง ตัวอย่างเช่น หากตัวกรอง CIC ของคุณมีอินพุต 10 รายการ out_dataให้ข้อมูลสําหรับช่อง 0 ในขณะที่out_channelจะระบุช่อง 9 ข้อผิดพลาดการจัดแนวช่องสัญญาณนี้จะปรากฏทั้งในการจําลองและการออกแบบที่สังเคราะห์
ความละเอียด
การแก้ไขปัญหานี้ ให้เพิ่มขั้นตอนการลงทะเบียนเพิ่มเติมหนึ่งขั้นหลังจากout_data สามารถเพิ่มขั้นตอนนี้ใน RTL ได้ ขั้นตอนการลงทะเบียนเพิ่มเติมนี้จะแก้ไขout_channelเพื่อout_dataความสัมพันธ์
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime รุ่นใหม่ในอนาคต