ID บทความ: 000075464 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 30/01/2018

ทําไมการสังเคราะห์ ARRIA® 10 PCIe* IP จึงสร้างด้วย VHDL Return Error (16045) - ""u_global_buffer_coreclkout" สร้างอินสแตนซ์เอนทิตี "altera_global" ที่ไม่ได้กําหนดไว้

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Intel® Arria® 10 Cyclone® 10 Hard IP สำหรับ PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาเกี่ยวกับซอฟต์แวร์ Quartus® Prime เวอร์ชัน 17.1 ข้อนามแฝงเอนทิตีส่วนประกอบ altera_global ใน VDHL จะไม่แมปกับเอนทิตี altera_global VHDL ที่ถูกต้อง

    ความละเอียด

    ในไฟล์การสร้างอินสแตนซ์ VHDL ระดับสูงสุดของ PCIe* เช่น pcie_pcie_a10_hip_0.vhd แสดงความคิดเห็นเกี่ยวกับโค้ด VHDL สองบรรทัดนี้ จากนั้นรันการปฏิบัติใช้อีกครั้ง

    สําหรับ pcie_a10_hip_0 : สตริง pcie_pcie_a10_hip_0_altera_pcie_a10_hip_171_<รังดัม>_cmp

    ใช้เอนทิตี altera_pcie_a10_hip_171.pcie_pcie_a10_hip_0_altera_pcie_a10_hip_171_<same สตริงสุ่ม>;

    ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยซอฟต์แวร์ Quartus® Prime เวอร์ชัน 17.1.2

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้