ID บทความ: 000075464 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 30/01/2018

ทําไมการสังเคราะห์ Intel® Arria® 10 PCIe* IP ที่สร้างขึ้นด้วย VHDL return Error(16045) - ""u_global_buffer_coreclkout" สร้างอินสแตนซ์ขององค์กรที่ไม่ได้กําหนด "altera_global""

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Intel® Arria® 10 Cyclone® 10 Hard IP สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหากับซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชั่น 17.1, นามแฝงของส่วนประกอบaltera_globalใน VDHL ไม่ได้แมปกับหน่วยงานaltera_global VHDL ที่ถูกต้อง

    ความละเอียด

    ในไฟล์การสร้างอินสแตนซ์ VHDL ระดับบนสุดของ PCIe* เช่น pcie_pcie_a10_hip_0.vhd แสดงความคิดเห็นเกี่ยวกับโค้ด VHDL สองบรรทัดนี้  แล้วเรียกใช้การปรับใช้อีกครั้ง

    สําหรับpcie_a10_hip_0 : สตริง pcie_pcie_a10_hip_0_altera_pcie_a10_hip_171__cmp

    ใช้ entity altera_pcie_a10_hip_171.pcie_pcie_a10_hip_0_altera_pcie_a10_hip_171_;

    ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในรุ่นซอฟต์แวร์ Intel® Quartus® Prime ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้