คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.2 ตัวแปรการออกแบบ F-Tile Ethernet Intel® FPGA Hard IP Design Example 40GE-4 จะไม่ผ่านการจําลองเมื่อใช้ PLL ของระบบที่มีความถี่สูงกว่า 805.664062MHz
ความละเอียด
หากต้องการแก้ไขปัญหานี้ ให้เลือก ความถี่ PLL ของระบบที่ 805.664062MHz
ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.3