ID บทความ: 000075414 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 16/06/2017

ทําไมฉันจึงอาจเห็นข้อผิดพลาดในการรับส่งข้อมูลเมื่อใช้งานคอร์ IP SerialLite III เลนเดียวบนฮาร์ดแวร์ Intel® Stratix® 10 FPGA

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® สตรีมมิง Serial Lite III
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจเห็น ข้อผิดพลาดในการถ่ายโอน เมื่อใช้งานคอร์ IP SerialLite III เลนเดียวบนIntel® Stratix® 10 FPGAบนฮาร์ดแวร์หาก รอบไม่ได้ใช้งานที่กําหนดระหว่างค่าพารามิเตอร์ Bursts ถูกตั้งค่าเป็น 2

    ความละเอียด

    เมื่อต้องการแก้ไขปัญหานี้ ให้เปลี่ยน รอบการไม่ได้ใช้งานที่ต้องใช้ระหว่างค่า bursts เป็น 1 สร้างใหม่และคอมไพล์ใหม่

    ปัญหานี้มีกําหนดเวลาให้แก้ไขในรุ่นการผลิตเต็มรูปแบบถัดไปของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Stratix® 10 SX SoC FPGA
    Intel® Stratix® 10 FPGA และ SoC FPGA
    Intel® Stratix® 10 GX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้