ID บทความ: 000075405 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 19/07/2017

ทําไม BAR จึงจัดการแอดเดรสมากกว่า 32 บิตที่ถูกตัดทอนเป็น 32 บิตบน Hard IP ของฉันสําหรับตัวแปร PCI Express Avalon-MM

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    IP เอฟพีจีเอ Intel® Avalon-MM Cyclone® V Hard IP สำหรับ PCI Express*
    IP เอฟพีจีเอ Intel® Avalon-MM Arria® V Hard IP สำหรับ PCI Express*
    IP เอฟพีจีเอ Intel® Avalon-MM Arria® V GZ Hard IP สำหรับ PCI Express*
    IP เอฟพีจีเอ Intel® Avalon-MM Stratix® V Hard IP สำหรับ PCI Express*
    Intel® Arria® 10 Cyclone® 10 Hard IP สำหรับ PCI Express*
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

ปัญหาสำคัญ

คำอธิบาย

เนื่องจากปัญหากับคอร์ Avalon-MM Hard IP สําหรับ PCI Express* บาร์แอดเดรสที่มากกว่า 32 บิตจะถูกตัดทอนเป็น 32 บิตเท่านั้น  บิตบนจะถูกตั้งค่าเป็นศูนย์

ซึ่งจะส่งผลกระทบกับพอร์ต Rxm ทิศทางดาวน์สตรีมเมื่อทํางานในโหมดการกําหนดแอดเดรส 64 บิตเท่านั้น โดยจะไม่ส่งผลกระทบต่อพอร์ต Txs หรือเมื่อทํางานในโหมดการกําหนดแอดเดรส 32 บิต

 

 

ความละเอียด

ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 18.0

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 6 ผลิตภัณฑ์

Intel® Cyclone® 10 FPGA
Intel® Cyclone® 10 GX FPGA
Cyclone® V FPGA และ SoC FPGA
Arria® V FPGA และ SoC FPGA
Stratix® V FPGA
Intel® Arria® 10 FPGA และ SoC FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้