ID บทความ: 000075400 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 30/11/2017

ทําไมข้อกําหนดการเปลี่ยนแปลงเฟสที่ไม่สอดคล้องกันของ Coreclock สําหรับ Intel® Arria® 10 LVDS ในคู่มือและบทสรุป IP GUI

สิ่งแวดล้อม

  • ALTLVDS_TX
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากข้อผิดพลาดใน LVDS Qsys GUI แสดงระยะของนาฬิกาคอร์ติดอยู่ที่ 0 องศาในขณะที่ตามคู่มือ Intel® Arria® 10 ควรเป็นปัจจัย 180/SERDES

    ความละเอียด

    ปัญหานี้แก้ไขได้ด้วย Intel® Arria® 10 Core Fabric และคู่มือ I/Os อเนกประสงค์เวอร์ชั่น 18.0.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้