เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime และ Prime Pro เวอร์ชั่น 17.1.1 หรือก่อนหน้า IP JESD204B ที่สร้างขึ้นสําหรับอุปกรณ์ Intel Cyclone® V, Arria® V, Stratix® V, Cyclone 10 GX, Arria 10 หรืออุปกรณ์ Stratix 10 อาจแจ้งข้อผิดพลาด Lane Deskew ที่ไม่ถูกต้อง (บิต-4 ของสถานะข้อผิดพลาด RX 0) หลังจากเริ่มต้นระบบใหม่ เนื่องจากเลนต่างๆ สูญเสียการจัดวางในบางครั้ง ซึ่งส่งผลให้เกิดข้อผิดพลาดที่ผิดพลาด
หากต้องการแก้ไขปัญหานี้ ให้ทําตามขั้นตอนด้านล่างเพื่อล้างบิตที่ขัดจังหวะcsr_lane_deskew_errหลังจากเริ่มต้นระบบใหม่
1. ปิดใช้งานบิตrx_err_reinit_enสําหรับข้อผิดพลาดของโต๊ะทํางานเสมอเพื่อหลีกเลี่ยงการเริ่มต้นใหม่ที่ไม่จํากัดเนื่องจากข้อผิดพลาดของโต๊ะทํางาน
2. ละเลยข้อผิดพลาดของโต๊ะทํางานที่เกิดขึ้นหลังจากเริ่มต้นใหม่ เนื่องจากถูกตั้งค่าสถานะเป็นเท็จ
3. ทําตามขั้นตอนในส่วน "การชดเชย RBD ที่สามารถตั้งโปรแกรมได้" ใน คู่มือผู้ใช้ JESD204B Intel FPGA IP เพื่อล้างข้อผิดพลาดของโต๊ะทํางานจริงที่เกิดขึ้นหลังจากรีเซ็ต (ไม่ใช่ข้อผิดพลาดของโต๊ะทํางานหลังจากเริ่มต้นระบบใหม่)
ไม่มีแผนที่จะแก้ไขปัญหานี้ในIntel FPGA IP JESD204B