ID บทความ: 000075387 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 16/06/2017

ข้อผิดพลาด (10161): ข้อผิดพลาด Verilog HDL ที่ rcfg_sdi_cdr.sv(44): ไม่ประกาศวัตถุ "altera_xcvr_native_a10_reconfig_parameters_CFG0" ตรวจสอบชื่อวัตถุว่าถูกต้อง ถ้าชื่อถูกต้อง ให้ประกาศวัตถุ

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจเห็นข้อผิดพลาดข้างต้นในระหว่างขั้นตอนการวิเคราะห์และการดําเนินการ Elaboration หากคุณใช้ไฟล์การออกแบบ Serial Digital Interface (SDI) RX จากตัวอย่างการออกแบบที่สร้างโดย SDI II IP Core ในซอฟต์แวร์ Quartus® Prime เวอร์ชัน 17.0 ทั้งนี้เนื่องจากโมดูล rcfg_sdi_cdr ไม่สามารถระบุตําแหน่งแพ็คเกจพารามิเตอร์การกําหนดค่าตัวรับส่งสัญญาณใหม่ตามค่าเริ่มต้นได้

    ความละเอียด

    เพิ่มไฟล์การตั้งค่า Quartus II ต่อไปนี้ (qsf) การมอบหมายให้กับไฟล์ QSF ของคุณ:

    set_global_assignment -name SYSTEMVERILOG_FILE <file directory>/rcfg_sdi_cdr.sv -library sdi_rx_sys_altera_xcvr_native_a10_170

    คุณอาจอ้างอิงไฟล์ตัวอย่างการออกแบบที่สร้างโดย IP QSF สําหรับรายละเอียดเพิ่มเติม ข้อมูลนี้ได้รับการอัปเดตในคู่มือผู้ใช้ตัวอย่างการออกแบบ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้